凤凰体育app官网入口 华为给半导体换了把尺子

作家 | 林克

裁剪丨松壑

半导体行业有一个公开的秘籍：摩尔定律正在走向极限。

这件事是被行业默许的，曩昔 60 年，从 Intel、台积电到 ASML，整条产业链赖以运转的底层规定正在迎来挑战。

今天来源进的纳米级芯片栅极宽度只好十几个硅原子，再小下去，由于量子隧穿效应的存在，电子将不再被半导体灵验敛迹。

握住缩小制程这条路走了六十年，所有这个词东谈主都知谈至极在那处，但莫得东谈主繁盛公开承认。

直到 2026 年 5 月 25 日，华为公司董事、半导体业务部总裁何庭波发布了一条新的半导体演进原则：

韬（τ）定律，其中枢命题恰是是以 " 时刻缩微 " 替代摩尔定律的 " 几何缩微 "。

跟着摩尔定律靠拢极限，何庭波合计一条新的旅途值得探索，即不再追求晶体管的缩小，而是让信号跑得更快。

基于这条旅途，华为曩昔六年量产了 381 款芯片。本年秋季发布的新一代麒麟芯片，将在不更换制程的前提下实现晶体管密度 50% 以上跃升。到 2031 年，华为计议让芯片的晶体管密度追平 1.4 纳米制程的同等水平，用的恰是这套门径论。

事实上，韬定律并不是虚拟出现的，从英伟达到台积电，从 AMD 到海力士，所有这个词这个词半导体行业仍是在合并个方进取摸索了快要十年。

华为的这一次发声，厚爱初次将这场探索勾画出了一条了了框架与圭臬。

一 . 旧路的至极

τ（tau）在电路表面中被称作 " 时刻常数 "。

一颗芯片里稀疏十亿个晶体管，它们之间由金属导线聚合。信号沿着导线跑，但导线有阻力，越长阻力越大，信号就越慢。

因此 τ 越小，信号越快，芯片性能越强。

曩昔数十年晶体管缩小的经由，骨子上不仅提高了晶体管密度，也同步筹商了寄生电容与信号传播蔓延，因此 RC 时刻常数始终处于下落通谈。

韬定律的念念路充满了第一性旨趣的滋味，既然目的是筹商 τ 来提高遵守，那除了把晶体管作念得更小，分解也不错在其他维度实现压缩。

何庭波把 τ 拆成了四层：晶体管层、电路层、芯片层、系统层，每一层都有不同的宗旨压缩时刻。

韬定律之是以要执意的走这条新路，是因为旧路走到头了。

1965 年，戈登 · 摩尔淡薄了单元集成电路晶体管数目大要每两年翻一番的预言。摩尔定律既是产业规定，也成为了产业共鸣，所有这个词东谈主按照这个节律研发、投资、建厂，最终让预言自我实现。

它早期还有一个完好意思搭档：登纳德缩放定律，即晶体管缩小之后，功耗密度保持不变，这意味着芯片不光更快了，发烧亦然可控的。

两条定律叠在一皆，组成了信息工业长达半个世纪的底层信仰。

从盘算、制造到拓荒材料的整条产业链，所有这个词东谈主都在合并个赛谈上跑。纳米级的先进制程逐渐成为所有这个词这个词行业的权利坐标，能造出来源进制程芯片的公司，就更容易站在食品链尖端。

登纳德缩放在 2005 年前后领先倒下，东谈主们发现尺寸太小的时候芯片的发烧不好限定了，这最终让英特尔舍弃频率念念维，并运行转向了多核阶梯。

智高东谈主机期间的崛起，确乎让摩尔定律撑得更久。

但参加个位数纳米期间之后，每一步缩微都是指数级的成本和难度提高。一座 3 纳米晶圆厂的开发成本百亿好意思元起步，群众玩得起的玩家如今历历。

何庭波在论文中写得更直白：

7 纳米之后，地谈靠尺寸缩小带来的收益仍是趋于稳固。

跟着先进制程参加深水区，互连蔓延、功耗与数据搬运成本，在系统性能中的占比越来越高，况兼仅靠先进制程带来的成本高涨问题越来越难以限定。

于是，曩昔半个世纪撑持行业的中枢高兴 " 每一代用更低的成本造更多的晶体管 " 的正在无法已毕了。

二 . 参与者若何解围

产业内的重量级选手都曾向这个标的发起过解围。

最早、最激进是英伟达所竭力于的集群膨胀。

2016 年，英伟达在 Pascal 架构的 P100 上引入了一种叫 NVLink 的 GPU 间高速互联总线，黄仁勋要处治的即是 GPU 之间的数据传输痛点。

十年后回看，这个押注是精确的。从第一代 NVLink 到 2024 年 Blackwell 架构的第五代，GPU 间互联带宽翻了几十倍。

GB200 NVL72 把 72 颗 GPU 用第五代 NVLink 连成一个举座，单 GPU 双向互联带宽 1.8TB/s，所有这个词这个词 NVLink 域的总带宽高出 130TB/s。英伟达以致用 NVLink-C2C 把 GPU 和 CPU 径直焊在一皆，分享协调内存空间。

初次发布会上，黄仁勋也更繁盛花时刻来讲 " 互联 " 而不仅仅 " 算力 "。

AMD 走了另一条路。

2019 年，Zen 2 架构运行把处理器拆成多颗小芯片分袂制造，再封装到一皆，竭力于打破光罩尺寸限定和默契良率，这个被定名为 Chiplet 的念念路在 AI 芯片上走得更远：2023 年底发布的 MI300X 用台积电的 3D 封装时间，把多颗谋划芯粒和 I/O 芯粒垂直叠放在一皆，单颗封装集成了 1530 亿个晶体管和 192GB HBM3 内存。

AMD 不再死磕先进制程，而是用 " 断绝来造，拼起来用 " 的格式，在封装层面实现了曩昔单颗芯片作念不到的集成度。

台积电的转向相通彰着。

很多年来，台积电的先进制程叙事即是握住缩小，从 5nm 到 3nm、2nm 一齐往下冲。

但从 2023 年运行，先进封装在台积电的成本开支和计策叙事中占比急速攀升。

对准带宽密度的 CoWoS 把 GPU 芯片和 HBM 内存紧贴在一皆的封装时间产能始终供不应求，成了 AI 芯片出货的要紧门径。

2026 年时间论坛上，台积电发布了 " 三层蛋糕 "AI 平台架构：底层运算，中层封装集成，顶层光子互连。最上头那层 COUPE 时间，凤凰体育app官网入口用光信号替代电信号在芯片间传输，能效提高数倍，蔓延筹商一个数目级。制程之王运行讲封装和光的故事。

内存厂商的武备竞赛愈加尖锐化。

SK 海力士和三星围绕 HBM 张开的竞争，中枢方针即是让内存离谋划更近、喂数据更快。从 HBM2 到 HBM3 再到 HBM3E，每一代都在把内存芯片堆得更高、和 GPU 贴得更紧。

下一代 HBM4 将引入夹杂键合时间，不再需要焊料凸块，铜和铜在原子层面径直聚合，互连密度提高一到两个数目级。

此外，还有 Intel 的 Foveros 3D 封装、行业合股推动的 UCIe 芯粒互连圭臬、硅光互连的产业化加快。

所有这个词这个词行业其实都在曲折标的，向一个共同的方针发起挑战：

当晶体管缩不动时，就让数据跑得更快一些。

近十年来，研发重点运行从 " 制造更小的开关 " 转向 " 修建更快的公路 "。

三 . 华为的长板与定位

在这场行业级的解围中，华为处于一个非常非常的位置。

先进光刻拓荒受限，让华为比别东谈主更早、更要紧大地对一个问题，若是制程缩微成为窒碍，若何通过工程盘算来达到方针遵守。

但这反而是通讯出生华为的上风范围。

从程控交换机到 5G 基站，华为几十年累积的中枢技艺之一，恰是把大批散布的节点组织成一个协调运转的系统。

当 AI 期间的数据中心越来越像一个超大型通讯集会，华为的长板已而有了新的计策价值。

四层优化体系中，器件层的切入点，相通是优化晶体管周围连线的阻力，从物理底层压缩信号蔓延。

在电路层，华为收受了一种名为逻辑折叠（LogicFolding）的门径。

传统芯片电路铺在一个平面上，信号傍边绕行，走线越长越慢。逻辑折叠把电路从一层张开成两层，像把一张纸对折，正本要横着跑很远的信号旅途，折叠后纵向纵贯。

麒麟 2026 的实测数据：晶体管密度单代提高高出 50%，能效提高 41%，CPU 频率回升到 3.1GHz，缓存频率提高高出 40%，中枢透露长度裁汰约 30%。后续计议三层、四层折叠，到 2029 年频率打破 4GHz。

这和 AMD 的 3D 芯粒堆叠、Intel 的 Foveros 门径论有相似性，都是从平面走向立体。区别在于 AMD 和 Intel 是把多颗不同芯片垂直叠放，华为是把合并颗芯片里面的电路对折。

在芯片层，华为作念软件、架构、芯片三者协同。

即凭据践诺任务需求来调配芯片里面的资源分拨，砍掉一切不消要的恭候。正如英伟达在 CUDA 生态上的深度协同、AMD 在 ROCm 上的鼓励，都是合并命题的不同解法。

系统层大致是华为专有基因阐明最大的场所。

灵衢总线在 2019 年立项历时六年发布，用协调条约替代了 AI 集群中重重叠叠的通讯条约栈。实测扫尾是系统通讯蔓延从几十微秒降到约 100 纳秒，降了近 500 倍。

在灵衢之上，Hi-ONE 光互连引擎用光替代铜传输数据，单模块带宽 8Tb/s，传输距离从不到 1 米膨胀到 100 米。

拿英伟达作念对比：英伟达用 NVLink + NVSwitch + InfiniBand 分层组合处治互联问题，华为灵衢的念念路是用一套条约买通所有这个词层级。

英伟达 GB200 NVL72 把 72 颗 GPU 连成一个举座，华为 Atlas 960 SuperPod 用灵衢把 15488 张昇腾卡连成一个超节点。

两家从各自的时间动身其实走向了合并个目的地：让几万张卡像一台机器一样协同职责。

何庭波本东谈主的资历，相通是华为芯片运谈的缩影。她 1996 年加入华为作念光通讯芯片，1998 年独自赴上海组建 3G 芯片团队，后赴硅谷职责两年，尔后始终执掌海念念。

2019 年碰到供应链危险时，恰是何庭波发出那封驰名的 " 备胎转正 " 里面信，她既是华为芯片奇迹的灵魂东谈主物，亦然最深入感受到制程受限之痛的东谈主。

某种真理上，韬定律相通是这种压力的产品。

四 . 系统与链条重构

韬定律作念的，其实是将行业这些年的集体转向以更系统化的格式来界说。

英伟达在 NVLink 上砸了十年，处治的是系统层的 τ。台积电作念 CoWoS 和 3D 封装，处治的是电路层和芯片层的 τ。SK 海力士作念 HBM，处治的是存储与谋划之间的 τ。AMD 作念 Chiplet，处治的是芯片间通讯的 τ。

每家公司都在从我方的角度压缩时刻，但之前没东谈主把这些勤恳放在合并个坐标系下作念系统级的集成与叙事。

华为韬定律的非常之处在于它把这个坐标系立了起来。何庭波在论文中写了一句有重量的话：

τ 缩放是自登纳德定律以来，第一个在所有这个词这个词谋划栈中建树分享优化方针的缩放原则。

当摩尔定律动作协调坐标系的功能逐渐松开，所有这个词这个词行业确乎需要一把新的尺子。

曩昔六十年，半导体行业用来测量跳动的尺子更多是看纳米级制程，这把尺子马虎有劲，但它量的其实一直是个不具有第一性的代理方针——晶体管缩小自己不是目的，而更高的算力密度和裁汰信号传播时刻才是。

但如今这把尺子缩不动了。

换尺子意味着语言权从头分拨。曩昔，站在食品链尖端的是掌持来源进制程的公司。而在 " 时刻缩微 " 的维度上，封装厂、内存厂、互连条约的界说者、系统架构师，都可能参与只属于前沿制程的游戏。

台积电的先进制程仍有不行替代的价值，但韬定律把它从独一酿成了多种遴选当中的一条。

何庭波临了说：" 明天一定属于灵通协调。在半导体演进的旅途上，莫得一家企业不错独自完成所有这个词谜底。"

正如 CUDA 生态的用户共创，韬定律的开发相通需要生态

正如英伟达需要台积电的封装，台积电需要 SK 海力士的 HBM，SK 海力士需要夹杂键合拓荒厂商的良率打破，华为的灵衢也离不开光模块等供应链的丰富。

韬定律形容的四层优化体系，每一层分属不同产业门径，而这将带动半导体产业链的再一次重构。

曩昔六十年，半导体行业的竞争中枢是谁先作念到下一个纳米。

这个赛点几代工程师的工作生存，决定了几万亿好意思元的成本流向。

如今这句话的灵验期正在到期，改姓易代的关节酿成了：

谁能让信号少跑一纳秒。

曩昔量空间，当今量时刻。

听起来仅仅换了个单元，但上一次半导体行业更换度量衡，照旧 1965 年。

这背后注定是整条产业链的权利、利润和游戏章程的从头陈列。

重排不会在整夜之间完成凤凰体育app官网入口，但标的仍是不行逆了。